Glass 코어 기판의 AI 이미지
AI 반도체의 크기가 기하급수적으로 커지면서, 칩을 담는 '패키지 기판' 시장에 거대한 지각변동이 일어나고 있습니다. 기존 유기(Organic) 기판이 열에 의한 휨(Warpage) 현상과 팽창의 한계에 부딪히면서, 이를 대체할 궁극의 소재로 '유리 코어 기판(Glass Core Substrate)'이 급부상하고 있습니다.
하지만 이 꿈의 소재를 완벽하게 가공하여 수율을 끌어올리는 것은 결코 쉬운 일이 아닙니다. 오늘은 차세대 기판 양산의 최대 난제로 꼽히는 'TGV(유리 관통 전극)와 구리(Cu) 복합면 평탄화' 과제와, 이를 해결하는 최첨단 연마 기술에 대해 알아봅니다.
1. 유리는 깎기 쉽다? "눈에 보이지 않는 상처가 진짜 문제"
사실 유리를 거울처럼 깎아내는 기술(렌즈, 포토마스크 등)은 꽤 역사가 깊습니다.
산화세륨 등의 연마재를 사용하면 화학적 반응을 통해 나노미터(nm) 급의 매끄러운 표면을 비교적 쉽게 얻을 수 있습니다.
하지만 반도체 패키징에서의 유리는 다릅니다.
표면이 아무리 매끄러워도, 유리 표면 아래에 미세하게 남는 '미세 크랙(Subsurface Damage, 잠상)'이 문제입니다.
이 미세한 상처는 후공정에서 열처리를 거치거나 재배선층(RDL)과의 열팽창 계수 차이로 인해 스트레스를 받으면, 기판 전체가 쩍 갈라지는 '치명적인 크랙(Crack)'의 시발점이 됩니다.
2. 최악의 난이도: 유리와 구리가 섞인 '복합면' 연마
유리 코어 기판의 핵심은 유리에 미세한 구멍을 뚫고 구리(Cu)를 채워 전기를 통하게 하는 TGV(Through Glass Via) 기술입니다.
문제는 도금 후 튀어나온 표면을 평평하게 갈아내는 CMP(화학적 기계적 연마) 공정에서 발생합니다.
성질이 극단적으로 다른 두 물질이 섞인 면을 평탄화하기 위해서는, 슬러리의 화학적 선택비 설계, 연마 패드의 경도, 지립의 형태까지 극도의 최적화가 필요합니다.
반도체 전공정의 구리 CMP 노하우와 광학 유리 연마 노하우가 완벽히 결합되어야만 풀 수 있는 숙제입니다.
3. PLP(패널 레벨 패키지) 대면적화, 평탄도의 한계를 시험하다
최근 700mm 각(Square)에 달하는 대형 PLP 기판의 니즈가 폭발하고 있습니다.
면적이 기존 300mm 웨이퍼의 수배로 커지면서, 연마량의 편차나 슬러리 공급 불균일 현상이 눈덩이처럼 확대됩니다. 대형 패널에서 ±0.8µm 급의 평탄도를 유지하는 것은 그야말로 '극한의 공정'입니다.
특히 패널의 가장자리(단면) 품질이 기판 강도를 좌우하기 때문에, 유연하게 모서리를 가공할 수 있는 '테이프 연마(Tape Polishing)' 공법의 도입이 필수적으로 고려되고 있습니다.
💡 [솔루션] 유리 기판 CMP, 해답은 완벽한 소재 매칭과 수탁 가공에 있습니다.
유리 코어 기판은 아직 양산 초기 단계로, 최적의 슬러리와 연마 공정(Recipe)을 먼저 선점하는 기업이 시장을 독식하게 됩니다.
대양하이테크는 100년 역사의 정밀 연마 필름 및 슬러리 설계 기술을 보유한 일본 마이폭스(Mipox)와 차세대 반도체 초정밀 CMP 수탁 가공 전문 기업 D-process의 한국 공식 파트너입니다.
TGV 복합면의 디싱 방지 슬러리(Slurry) 배합, 미세 크랙을 원천 차단하는 지립 설계, 그리고 대면적 유리 기판 모서리의 테이프 연마 솔루션까지. 막대한 초기 장비 투자 없이 일본 현지 랩(Lab)을 통한 선행 수탁 가공 및 공정 셋업을 원하신다면 언제든 문의해 주십시오.
AI 반도체의 크기가 기하급수적으로 커지면서, 칩을 담는 '패키지 기판' 시장에 거대한 지각변동이 일어나고 있습니다. 기존 유기(Organic) 기판이 열에 의한 휨(Warpage) 현상과 팽창의 한계에 부딪히면서, 이를 대체할 궁극의 소재로 '유리 코어 기판(Glass Core Substrate)'이 급부상하고 있습니다.
하지만 이 꿈의 소재를 완벽하게 가공하여 수율을 끌어올리는 것은 결코 쉬운 일이 아닙니다. 오늘은 차세대 기판 양산의 최대 난제로 꼽히는 'TGV(유리 관통 전극)와 구리(Cu) 복합면 평탄화' 과제와, 이를 해결하는 최첨단 연마 기술에 대해 알아봅니다.
1. 유리는 깎기 쉽다? "눈에 보이지 않는 상처가 진짜 문제"
사실 유리를 거울처럼 깎아내는 기술(렌즈, 포토마스크 등)은 꽤 역사가 깊습니다.
산화세륨 등의 연마재를 사용하면 화학적 반응을 통해 나노미터(nm) 급의 매끄러운 표면을 비교적 쉽게 얻을 수 있습니다.
하지만 반도체 패키징에서의 유리는 다릅니다.
표면이 아무리 매끄러워도, 유리 표면 아래에 미세하게 남는 '미세 크랙(Subsurface Damage, 잠상)'이 문제입니다.
이 미세한 상처는 후공정에서 열처리를 거치거나 재배선층(RDL)과의 열팽창 계수 차이로 인해 스트레스를 받으면, 기판 전체가 쩍 갈라지는 '치명적인 크랙(Crack)'의 시발점이 됩니다.
2. 최악의 난이도: 유리와 구리가 섞인 '복합면' 연마
유리 코어 기판의 핵심은 유리에 미세한 구멍을 뚫고 구리(Cu)를 채워 전기를 통하게 하는 TGV(Through Glass Via) 기술입니다.
문제는 도금 후 튀어나온 표면을 평평하게 갈아내는 CMP(화학적 기계적 연마) 공정에서 발생합니다.
유리 (Glass): 매우 단단하지만 깨지기 쉬워 엣지 부분이 떨어져 나가는 '치핑(Chipping)'이 발생하기 쉽습니다.
구리 (Cu): 무르고 연성이 있어, 유리보다 먼저 깎여나가 오목하게 파이는 '디싱(Dishing)' 불량이 발생합니다.
성질이 극단적으로 다른 두 물질이 섞인 면을 평탄화하기 위해서는, 슬러리의 화학적 선택비 설계, 연마 패드의 경도, 지립의 형태까지 극도의 최적화가 필요합니다.
반도체 전공정의 구리 CMP 노하우와 광학 유리 연마 노하우가 완벽히 결합되어야만 풀 수 있는 숙제입니다.
3. PLP(패널 레벨 패키지) 대면적화, 평탄도의 한계를 시험하다
최근 700mm 각(Square)에 달하는 대형 PLP 기판의 니즈가 폭발하고 있습니다.
면적이 기존 300mm 웨이퍼의 수배로 커지면서, 연마량의 편차나 슬러리 공급 불균일 현상이 눈덩이처럼 확대됩니다. 대형 패널에서 ±0.8µm 급의 평탄도를 유지하는 것은 그야말로 '극한의 공정'입니다.
특히 패널의 가장자리(단면) 품질이 기판 강도를 좌우하기 때문에, 유연하게 모서리를 가공할 수 있는 '테이프 연마(Tape Polishing)' 공법의 도입이 필수적으로 고려되고 있습니다.
💡 [솔루션] 유리 기판 CMP, 해답은 완벽한 소재 매칭과 수탁 가공에 있습니다.
유리 코어 기판은 아직 양산 초기 단계로, 최적의 슬러리와 연마 공정(Recipe)을 먼저 선점하는 기업이 시장을 독식하게 됩니다.
대양하이테크는 100년 역사의 정밀 연마 필름 및 슬러리 설계 기술을 보유한 일본 마이폭스(Mipox)와 차세대 반도체 초정밀 CMP 수탁 가공 전문 기업 D-process의 한국 공식 파트너입니다.
TGV 복합면의 디싱 방지 슬러리(Slurry) 배합, 미세 크랙을 원천 차단하는 지립 설계, 그리고 대면적 유리 기판 모서리의 테이프 연마 솔루션까지. 막대한 초기 장비 투자 없이 일본 현지 랩(Lab)을 통한 선행 수탁 가공 및 공정 셋업을 원하신다면 언제든 문의해 주십시오.